Grunnleggende om emitter-koblet logikk

Alternative Media vs. Mainstream: History, Jobs, Advertising - Radio-TV-Film, University of Texas (Juni 2019).

$config[ads_text] not found
Anonim

Grunnleggende om emitter-koblet logikk


Denne artikkelen vil gjennomgå driften av en grunnleggende ECL-omformer / buffer, og så ser vi på noen av de viktigste funksjonene i denne logiske familien.

Emitter-koblet logikk (ECL) er en BJT-basert logikkfamilie som generelt regnes som den raskeste logikken som er tilgjengelig. ECL oppnår sin høyhastighetsoperasjon ved å benytte en relativt liten spenningssving og forhindre transistorene i å komme inn i metningsområdet. På slutten av 1960-tallet, da standard TTL-familien tilbød 20 ns gateforsinkelse og CMOS 4000-familien hadde forsinkelser på 100 ns eller mer, tilbød ECL en utrolig forsinkelse på bare 1 ns!

Denne artikkelen vil gjennomgå driften av en grunnleggende ECL-omformer / buffer, og så ser vi på noen av de viktigste funksjonene i denne logiske familien.

Emitter-koblet logikk

Emitter-koblet logikk er en høyhastighets bipolar logikkfamilie. For å bli kjent med denne logikken, la oss undersøke en ECL-omformer / buffer som vist på figur 1. I denne figuren er $$ V_ {in} $$ inngangen til porten, $$ V_ {out -} $$ er invertert versjon av $$ V_ {in} $$ og $$ V_ {out +} $$ er komplementet til $$ V_ {out -} $$. I dette bestemte eksemplet kan $$ V_ {out +} $$ betraktes som den buffede versjonen av inngangen. Videre er $$ V_ {BB} $$ en passende spenning (4V i figur 1). La oss definere logikken høy og logisk lav som henholdsvis 4, 4 V og 3, 6 V, og undersøk driften av kretsen i figur 1.

Figur 1. En ECL-omformer / buffer

Anta at $$ V_ {in} $$ er logisk høyt (4, 4 V), derfor vil emitteren til Q1 være ca 4, 4-0, 6 = 3, 8 V. Derfor vil base-emitterspenningen i Q2 være 0, 2 V. Denne basis- emitterspenningen er ikke tilstrekkelig til å slå Q2 på. Derfor vil motstanden R2 trekke samleren til Q2 opp til Vcc = 5 V.

For å beregne oppsamlingsspenningen $$ V_ {c1} $$, må vi merke at strømmen gjennom R3, som er $$ \ tfrac {3.8V} {1.3k \ Omega} = 2, 92mA $$, går gjennom Q1 . Derfor får vi $$ V_ {c1} = 5V-300 \ Omega \ ganger 2.92mA = 4.12V $$ (for å forenkle beregningene har vi antatt at kollektorstrømmen er lik emitterstrømmen). Emitter-tilhengerne Q3 og Q4 vil fungere som buffere for å passere (DC nivåforskjøvet) kollektorspenningene i Q1 og Q2 til de endelige utgangene til ECL-porten, $$ V_ {out -} $$ og $$ V_ {out +} $ $. Forutsatt en base-emitterspenning på 0, 6V for Q3 og Q4, får vi $$ V_ {out +} $$ = 4, 4V og $$ V_ {ut -} $$ = 3, 52V. Som du kan se, bruker logikken høyt til inngangen en logisk høy på $$ V_ {out +} $$ og et spenningsnivå svært nær den definerte logikken lav (3.6 V) ved $$ V_ {out -} $$. Derfor fungerer kretsen i figur 1 som en inverter / buffer.

Hvis vi bruker den logiske lavspenningen (3.6V) til inngangen til porten, vil Q2 slå på og Q1 vil være slått av. Dette vil føre til en logisk høy på $$ V_ {out -} $$ og et spenningsnivå svært nær logikken lavt (3, 61 V) ved $$ V_ {out +} $$.

Nå som du er kjent med ECL-omformeren / bufferen, bør du kunne verifisere at kretsen i figur 2 implementerer en OR-funksjon av a og b eller en NOR-funksjon av a og b, avhengig av hvordan de positive og negative utgangene er brukt.

Figur 2

Lavspenningssvingning

Som du kan se, er spenningsforskjellen mellom høy og lav logikk på en ECL-gate mye mindre enn en CMOS eller en TTL logisk gate. Denne lavspenningsforskjellen reduserer tiden som kreves for å gjøre en overgang fra logisk høy til logisk lav eller omvendt. Som et resultat tilbyr ECL logikk høyere frekvens.

Unngå metning

I tillegg til lavspenningsforskjellen mellom logikknivåene, er det en annen mekanisme som bidrar betydelig til høyhastighetsoperasjonen av en ECL-gate. Trikset er å hindre at bipolare transistorer kommer inn i metningsområdet. Slå av en mettet bipolar transistor krever fjerning eller rekombinering av noen bærere som er generert i transistorbasområdet.

Hvis vi bruker en høy til lav overgang til inngangen til en mettet BJT, vil transistorutgangen ikke endres før ladingen i basen er fjernet. Dette introduserer en ekstra forsinkelse, kalt lagringstid, til driften av en BJT som brukes som bryter. Etter lagringstiden kommer transistoren ut av metning og transistorens utgang begynner å svare på inngangen.

Hvis passende motstandsverdier er valgt, forhindrer ECL-logikk transistorene i å bli inntatt. I eksempel 1 er R1, R2 og R3 valgt slik at kollektorspenningen til Q1 og Q2 ikke kan være mindre enn ca. 4, 1 V. Basert på den ovennevnte diskusjon er maksimal emitterspenning av Q1 og Q2 ca. 3, 8 V Derfor er kollektor-emitterspenningen til disse to transistorene alltid mer enn $$ V_ {C (min)} - V_ {E (maks)} $$ = 4, 1 V-3, 8 V = 0, 3 V. Dette er større enn kollektor-emittermetningsspenning som er ca. 0, 2 V. Derfor kan Q1 og Q2 ikke komme inn i metningsområdet.

Som diskutert ovenfor unngår ECL lagringsproblemet ved å velge motstandsverdiene riktig. Siden lagringstiden kan utgjøre en betydelig del av forplantningsforsinkelsen i andre logiske familier, finnes det flere andre metoder for å redusere denne uønskede effekten.

Positivt referert ECL

Det er verdt å nevne at gamle ECL-familier brukte en negativ forsyningsspenning, som vist på figur 3. Derfor er en ECL-gate som Figur 1, som bruker en positiv forsyningsspenning, referert til som positiv referert ECL eller PECL (uttalt "peckle ").

Figur 3

Støyimmunitet var hovedgrunnen til å bruke en negativ strømforsyning med de tidlige ECL-portene. Som analysen av ECL-omformeren / bufferen viser, er utgangsspenningene til en ECL-gate avhengig av verdien av $$ V_ {CC} $$. For eksempel er logikken høy lik $$ V_ {CC} -V_ {BE} $$, hvor $$ V_ {BE} $$ er spenningsfallet til basemitteren av emitter-tilhengerne. Logikken lav er $$ V_ {CC} -V_ {BE} -V_ {gate} $$, hvor $$ V_ {gate} $$ er spenningsforskjellen mellom høy og lav logikk, som bestemmes av verdien av motstander. Derfor vil eventuelle støy på $$ V_ {CC} $$ påvirke ECL-portens utgangsspenninger direkte.

Det er generelt lettere å oppnå en stabil, støyende jordknutepunkt enn en stabil, støyende strømforsyningsspenning. De tidlige ECL-familiene brukte en negativ forsyning, og bakken ble brukt som referanse for portens utgangsspenninger; Dette førte til bedre støyimmunitet. PECL ble imidlertid populær fordi det lettere grensesnitt til andre logiske familier som TTL.

Hvis en negativ strømforsyning brukes, må en ren jord distribueres gjennom hele ECL-baserte deler av konstruksjonen. De samme hensynene bør brukes på strømforsyningsfordeling når du bruker positiv referert ECL. For eksempel, hvis både TTL og ECL brukes i systemet, anbefales det å bruke separate kraftplaner for de to logikkfamiliene, slik at TTL-koblingstransittiene ikke påvirker ECL-operasjonen.

Power Dissipation

I figur 1 så vi at endring av logikktilstanden til inngangen gjør strømmen gjennom enten Q1 eller Q2. Det skal imidlertid bemerkes at totalstrømmen som strømmer gjennom Q1 og Q2, er nesten den samme for en logisk høy inngang som det er for en logisk lav inngang. Som et resultat er strømfordelingen av den første fasen av ECL-kretsen nesten konstant.

Under spenningsoverganger forårsaker CMOS logiske porte forbigående forstyrrelser i strømforsyningsspenningen. En stor fordel ved ECL er at gjeldende styringsadferd i inngangsstadien (dvs. Q1 og Q2) ikke forårsaker forstyrrelser i måten CMOS-omkobling gjør.

Imidlertid oppnås denne støyytelsen på bekostning av å brenne mer statisk kraft. Merk at en CMOS-gate bruker kun strøm under spenningsoverganger, mens differensialparet dannet av Q1 og Q2 (se figur 1) nesten alltid trekker rundt $ $ $ V_ {CC} $$.

Hvis vi fokuserer på statisk strømforbruk, er ECL en high-power logikkfamilie. Men hvis vi vurderer dynamisk strømforbruk, kan ECL være mer effektivt enn CMOS, særlig ettersom frekvensen av operasjonen øker. Dette er vist i figur 4.

Figur 4. Bilde på grunn av ON Semiconductor.

Under 20 MHz trekker ECL mer strøm enn CMOS, men når vi går utover denne frekvensen, blir ECL effektivere. Derfor er ECL en attraktiv løsning for høyfrekvent klokkefordeling.

Som endelige notat må emittentfølgerne (se figur 1) gi store utgangsstrømmer for å lade lastkapasitanser, og følgelig kan de forårsake signifikante forbigående avvik i forsyningsspenningen. I noen tilfeller er det derfor tilrådelig å bruke to separate strømforsyningslinjer: en for inngangssteg og en for emitterfølgerne. Dette kan forhindre at strømforsyningsforstyrrelsene som genereres av emitterfølgerne, forurenser ECL-differensialparet.

Sammendrag

ECL regnes for å være en meget høyhastighets logikkfamilie. Den oppnår sin høyhastighetsoperasjon ved å benytte en relativt liten spenningssving og forhindre transistorene i å komme inn i metningsområdet.

En ECL-implementering som bruker en positiv forsyningsspenning, refereres til som positiv referert ECL eller PECL. Støyimmunitet var hovedgrunnen til å bruke en negativ forsyningsspenning med de tidlige ECL-portene. Senere ble PECL populær fordi dens logikknivåer er mer kompatible med andre logiske familier som TTL.

ECL sprer en relativt stor statisk strøm, men den totale strømforbruket er lavere enn CMOS ved høyfrekvenser. Således er ECL spesielt fordelaktig i klokkedistribusjonskretser og andre høyfrekvente applikasjoner.

For å se en komplett liste over artiklene mine, vennligst besøk denne siden.